圖左：隨着碼距增從3（橙色框內比特）增大到5（紅色框內比特）再到7（所有彩色標註比特），右：邏輯錯誤率指數下降。（中國科大供圖）
（香港文匯網記者 趙臣 合肥報道）記者今日從中國科學技術大學獲悉，該校教授潘建偉、朱曉波、彭承志和副教授陳福升等，基於超導量子處理器「祖沖之3.2號」在碼距為7的表面碼上實現了低於糾錯閾值的量子糾錯，演示了邏輯錯誤率隨碼距增加而顯著下降。這一成果使得我國達到了「低於閾值，越糾越對」的關鍵里程碑，同時也開闢了一條較美國谷歌公司更為高效的「全微波控制」新路徑，為未來大規模容錯量子計算奠定關鍵技術基礎。
據介紹，實現容錯通用量子計算機的必要條件是通過量子糾錯抑制量子比特的錯誤率以滿足大規模集成的要求。表面碼是目前最成熟的量子糾錯方案之一。通過表面碼將多個物理量子比特編碼成一個邏輯量子比特，原理上隨着物理比特數目（即碼距）的增加，邏輯比特的錯誤率能夠不斷降低。
然而，量子糾錯需要引入大量額外的量子比特和量子門操作，導致更多的噪聲源和錯誤通道。如果物理量子比特的原始錯誤率過高，增大糾錯碼距帶來的額外錯誤反而會淹沒糾錯帶來的收益，導致「越糾越錯」。在所有錯誤類型中，「洩漏錯誤」尤為致命——量子比特會脫離預定的計算能級，進入無法通過表面碼直接糾正的無效狀態。隨着系統規模的擴大，洩漏錯誤的累積效應將成為阻礙糾錯性能提升的主要瓶頸。
因此，全球量子糾錯研究的焦點在於不斷降低物理比特的各類錯誤水平，特別是抑制洩漏錯誤，使系統的整體操控精度突破一個嚴苛的「糾錯閾值」。只有跨越這一閾值，量子糾錯才能產生正向凈收益，實現「越糾越對」的理想效果。實現「低於閾值」的量子糾錯，因而成為衡量量子計算系統能否從實驗室原型走向實用化的關鍵分水嶺。
中國科大超導量子計算研究團隊在國際上較早布局表面碼量子糾錯研究。2022年，研究團隊基於「祖沖之2號」超導量子處理器率先實現了碼距為3的表面碼邏輯量子比特，首次驗證了表面碼方案的可行性。2023年，谷歌實現了碼距為5的表面碼糾錯。受限於當時較高的物理量子比特各類錯誤水平，以上工作都未能真正突破糾錯閾值。
2025年2月，谷歌團隊利用其「垂柳」處理器，開發了一種基於直流脈衝的量子態洩漏抑制方法，在碼距為7的表面碼上實現了低於閾值的邏輯比特。然而，該技術路線對量子處理器的芯片架構（如比特間連接方式）施加了較多約束。同時，隨着量子比特數擴展，這種方案在極低溫環境下需要複雜的布線，硬件資源開銷極大。
2025年底，中國科大團隊基於107比特「祖沖之3.2號」量子處理器，提出並成功實踐了一種全新的「全微波量子態洩漏抑制架構」。在「祖沖之3.2號」處理器本身具備的高精度單雙比特門操作、長相干時間等優異性能基礎上，研究團隊結合全微波量子態洩漏抑制架構，實現了碼距為7的表面碼邏輯比特。實驗結果顯示，邏輯錯誤率隨碼距增加顯著下降，錯誤抑制因子達到1.4，證明了系統已工作在糾錯閾值之下，成功達到了「越糾越對」的目標。同時，全微波量子態洩漏抑制架構具有天然的頻分復用特性，在硬件效率和擴展性上較谷歌的技術路線具有顯著優勢，為未來構建百萬比特級量子計算機提供了一種更具優勢的解決方案。
12月22日，中國科大團隊上述成果以封面論文和「編輯推薦」的形式發表於《物理評論快報》，美國物理學會《物理》欄目進行專題報道。
作者：趙臣 来源：香港文汇网 发布时间：2025-12-23 11:18:13
原文链接：https://www.wenweipo.com/s/202512/23/AP694a09f7e4b05ffe86ea4588.html